EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

54069392

PUBLICATION DATE

04-06-79

APPLICATION DATE

14-11-77

APPLICATION NUMBER

52137057

APPLICANT: NEC CORP;

INVENTOR :

SAKAMOTO MITSURU;

INT.CL.

H01L 27/04 H01L 29/78

TITLE

SEMICONDUCTOR INTEGRATED CIRCUIT

ABSTRACT :

PURPOSE: To shorten the rise time of an inverter by using a floating gate MOFET in the load side of the inverter when MOSFET is integrated in a semiconductor chip to constitute

an inverter circuit.

CONSTITUTION: Thick SiO_2 or Si_3N_4 insulating film 102 is caused to adhere to the circumference part on P-type Si substrate 101, and an inverter driving-side MOSFET consisting of source and drain regions 103 and 104 and gate insulating film 105 is formed on the surface of substrate 101 surrounded by film 102, and electrodes are provided in these regions. After that, when a load-side drain region 104, and electrode 107 is made common. Next, drain region 110 and gate insulating film 112 are provided, and electrodes are fitted to them respectively and are covered with insulating film 14. Thus, the floating gate element is connected to the driving- side element, thereby constituting an inverter.

COPYRIGHT: (C)1979, JPO& Japio

(9日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報 (A)

昭54—69392

MInt. Cl.2 H 01 L 27/04 H 01 L 29/78 識別記号

62日本分類 99(5) H 0 99(5) E 3

庁内整理番号 ③公開 昭和54年(1979)6月4日

7210-5F 6603-5F

発明の数 1 審查請求 未請求

(全 5 頁)

60半導体集積回路

20特

昭52-137057

22出

昭52(1977)11月14日

者 坂本充 明

東京都港区芝五丁目33番1号

日本電気株式会社内

日本電気株式会社 ①出 願

東京都港区芝五丁目33番1号

個代 理 弁理士 内原晋

発明の名称 半導体集積回路

特許請求の範囲

半導体チップ内にMOB 電界効果トランジスタ を集積してインパータ回路を構成する半導体集積 回路において、MOS電界効果トランジスタを使 用してなるインパータ回路の負荷側に浮遊ゲート MOB電界効果トランジスタを使用することを特 徴とする半導体集積回路。

3. 発明の詳細な説明

本発明は半導体チップ内にMOB電界効果トラ ンジスタを集積してインパータ回路を構成する半

NOS 世界効果トランジスタを用いる巣横回路 にかいて蛇MOS世界効果トランジスタは一般に そのチャンネル領域をエンハンスメント・モード、 かまたは負荷鎖にオーミックな抵抗を結制するの が一般的である。これ等の各インパータに関し、 それぞれの特徴を述べるなら以下の如くになる、 即ち、負荷鋼トランジスタをエンハンスメントモ -- ドで作動させるインパータでは回路構成に較負 荷爾トランジスタのゲート電極とドレイン電極を 結線して使りのが一般的である。との場合、負荷 個トランジスタのソース側に出力されるインパー **タの最大電圧は電源電圧からしきい値電圧だけ差** し引いた値となる。次に、負荷倒トランジスタを デブレッションモードで作動させる場合、数 MOS 電界効果トランジスタのゲート電極はドレイン電 極またはソース電極と結譲して用いられるが、 後 者の方法がより一般的である。そして、この時の ソース側に出力されるインパータの最大電圧は電

1(

特開昭54- 69392(2)

10

15

10

15

原電圧に等しくなる。最後にインパータの負荷側にオーミック抵抗を入れる場合良好なインパータの伝達特性曲線を得るためには非常に高抵抗の材質を必要とする。このためにインパータの負荷側にオーミック抵抗を入れる方式はMOB電界効果トランジスタを使用する集積回路には余り採用されない。

以上に述べた如く、MOB 電界効果トランジスタを用いるインパータは大別して3 種類となるが、その中で、インパータの伝達特性曲線、データ出力立ち上がり時間 等を考えた場合、負荷側にディブレッシ。ンモードのMOB 電界効果トランジスタを使用する方式が一番優れている。しかし、殴インパータでは、他の方式に較べ製造工界効果トランジスタのゲートとデータ出力部を結綴しては、クート容量が付加される。このため、先述したインパータの負荷側にMOS

電界効果トランジスタを使用する方式は当負荷側MOSトランジスタをエンハンスメントモード、ディブレッションモードのいずれを使うにしても、該MOS電外効果トランジスタのゲート部に電極配線を施す必要がある。

本発明はかかる負荷側MOB電界効果トランジスタへのゲート配線を取り除き、ICの高集技化を容易にすると共に負荷側MOB電界効果トランジスタをディブレッション型にした時みられる出力側への負荷側ゲート容量の付加を取り除き、インパータの立ち上り時間をより縮少化するものである。又、インパータの負荷側トランジスタの真流容量を決める授素を従来のものに較ペーつ増やし、負荷側トランジスタの製作及び使用の自由度を上げるものである。

本発明は、半導体チャプ内にMOB電界効果トランジスタを集積してインパータ回路を構成する 半導体集積回路において、インパータの負債側に 容遊ゲートMOB電界効果トランジスタを使用することを特徴とする。

この時、当浮遊ゲートにはイオン注入等の技術 にて、前もって任意の電荷量を封入し、ゲートを 帯電させる。

本発明を実施例で説明する。

以下の実施例の説明はエンハンスメント型はチャンネルMOB電界効果トランジスタの場合について行うが、アチャンネルMOB電界効果トランジスタの場合も全く同様に実施できる。

第1図は本発明の1実施例の断面図である。

は、荷れもゲート電極であるが別機の材料を使う ものとする。例えは、'108をアルミニウムで108' を高優度不純物をドーブしたポリシリコン金髯で 作り108′部表面は例えばシリコン酸化膜等の 絶験物質109で罷り。次に、インパータの負荷 假のMOB 電界効果トランジスタは、眩トランジ スタのソース領域を先述した駆動側≌08電界効 果トランジズタのドレイン領域104と共通にし、 ソース電極は核ドレイン電極に共通に107とす る。また、該負荷側MOBトランジスタのドレイ ン領域、ドレイン電価110、111とそれぞれ 形成し、ゲート絶縁膜112のゲート電低113 はとの場合、絶斂物質114でもって、外部と完 全に遊断する。とのようにして、103をソース、 104をトレイン、108をゲートする必動 (MMOS) 電界効果トランジスタに、104をソース、110 をトレイン、113を母遊グートとする母遊ゲー トMO8電界効果トランジスタが接続される。 こ の時、該ゲート唯櫃113内にはイオン注入等の 技術により任意の電気量を注入し、帯電させてお

-514-

3NSDOCID: <JP 354069392A 1 >

特開昭54- 69392(3)

10

15

10

15

く。かくして、本発明のインパータは構成される。 次に本発明のインパータの動作方法について説 明する。

第2図は第1図のインパータの等価回路図である。

数インパータの回路構成は慇動側 M O B 電界効果トランジスタ2 O 1 に入力電源(▼ 1 n) 202 を接続し、数トランジスタのソース個を接地する。次に、負荷側 M O B 電界効果トランジスタとして浮遊ゲート M O B 電界効果トランジスタのレース側を駆動側 M O B 電界効果トランジスタのドレイン側に、又、ドレイン側を電源(▼ D b) 204 に接続する。この時、負荷側及び彫動側 M O B 電界効果トランジスタの基板は、任意の電圧(Veub)2 O 5 に印加されているものとする。ここで、浮遊ゲート M O B 電界効果トランジスタのゲートには前もって(1)式

で示される電気量が封入されている。と \ K C o は 皮浮遊ゲート M O B 電界効果トランジスタの単

位面積当りのゲート膜容量、 A はゲート面積、 V は該呼遊ゲート M O 8 電界効果トランジスタのソース 関を接地した時のしきい値電圧 V th以上の任意の電圧である。 とこでしきい値電圧 V thは(2)式で以って扱わされる。

 $\forall th = \bigvee_{\beta} + 2 \oint_{\beta} + \sqrt{2} \underbrace{\exists i \underbrace{\exists o \underbrace{\text{Noub}}(12 \neq f_1 + \underbrace{\text{Voub}})}_{\text{Co}}}_{\text{Co}}$(2)

こうに、VFBはシリコンとゲート電極間のフラットパンド電圧、 ちょ はシリコンのフェルミレベル、 Es1、Eoは シリコンの比勝電率、 真空の勝電率、 q、 Msubはそれぞれ、電気繁量、シリコン基板の不純物濃度、 O。 はゲート絶縁膜の単位面積当りの容量である。

本発明のインパータの駆動側トランジスタのゲートに矩形パルスV1mが入った時、V1mが高レベルで駆動側のトランジスタ201をONにすれば(Vo)206は低レベル即ち接地電位に下がる。この時の立ち下がり時間は一般に駆動側トランジスタ201のΨ/Lを大きくとるため短い。こゝでL、▼はそれぞれMOB電界効果トランジ

スタの実効テャンネル長、及びテャンネル報を示す。この出力能位が振地電位の時の浮遊ゲートMOB 電界効果トランジスタ203のゲート確位を(1)式 で示される電圧▼に予めティージアップしておけ は、次に入力電圧▼1 nを低レベルにし、駆動機 トランジスタ201を0アリにすれば、出力電圧 ▼ o を急増すると共に、負債関トランジスタ203 の呼吸ゲートの電位も(3)式で以って急増する。これは、俘逐ゲートMOB電野効果トランジスタ

▼ 6 0 = ▼ + ▼ 0 ······· ③)

のゲート 地級減容数を介する浮遊ゲートと▼ ○ の間のカップリングのためである。このために出力 電位に依らず、少なくとも終 № ○ 8 トランジスタ 2 ○ 3 のソース側のティンネル域の表面は反転し 能 咏 (▼ ゆ d) 2 ○ 4 と 場 地 し、出力 ▼ ○ の 城 大 電圧は▼ ○ ゆ d と と る。この点、当インパータは先 に 述べた如く、 負荷 錫 M ○ 8 電 非 効米トランジス タをディブレッション型で使うインパータと 同類 である。 例えば本 発明のインバータの負荷 曲 線に 数ディブレッション型の負荷 曲 線に近く、定 寛 光 型の負荷特性を示す。

第3四はインパータの伝達特性を制定する回路 図、第4回は本発明のインパータの伝達特性曲線 図である。

第4図に示す如く、インパーチの伝達特性曲線: も欧ディブレッション型のインパータと同類とな る。第3図に示した曲線はβ収を任意として示し た。但し、 $\beta R = \beta_I / \beta_L$ 、 $\beta_{I'}$ 、 $\beta_{L'} = \Psi/L$ 、 とこで、 I、 W、 は負荷衡又は駆動側のMO B 値 **界効果トランジスタの実効チャンネル長及びチャ** ンネル長及びテャンネル幅を示す。一般に、当 飢 値が大きい程、酸インパータの伝送特性曲線は急 唆なカープを描き、難音マージンは大きくなる。 また、本発明に於いては、(1)式で表わされる浮遊 グートへの帯電量 Q を制御することにより、 A_R と等価の働きを行うととができる、即ち、餃Q単 を下げることにより、 凡 を小さくしたと何じ動 きを生ぜしめ、『R』値を上げることが可能となる。 以上就明したように、本発明に於けるインバー タは負荷側MOB電界効果トランジスタのゲート

-515-

SDOCID: <JP 354069392A 1 >

電極配級を取り除き、IOの樂機度を同上させる と共に出力信号の立ち下がり時間の短縮を可能と すると共にβに 値の制御をより広い範囲で容易に する。

上記実施例はエンハンスメント型のドチャンネルMOB型電界効果トランジスタの場合について 説明したが、アチャンネルMOB電界効果トラン ジスタの場合も全く同様であり、また、ディブレッション型の場合でも全く同様である。

4. 図面の簡単を説明

第1図は本発明の1実施例のインパータの断面図、第2図は第1図のインパータの等価回路図、第3図はインパータの伝達特性を測定する回路図、第4図は本発明のインパータの伝達特性曲線図である。


101……シリコン基体、102……厚い 絶縁 膜、103…… 感動 絹 M O B 電界効果トランジス タのソース 領域、104…… 駆動 網 M O B 電界効 果トランジスタのドレイン領域、105…… 駆動

特開昭54- 69392 (4)


倒 M O S 電界効果トランジスタのゲート W、
1 0 6 … … 駆動倒 M O S 電界効果トランジスタの
ソース電低、1 0 7 … … 駆動倒 M O S 電界効果ト
ランジスタのドレイン電低、1 0 8、1 0 8、…
… 駆動倒 M O S 電界効果トランジスタのゲート電
低、1 0 9 … … 贮砂 M M O S 電界効果トランジスタのゲート電
電界効果トランジスタのドレイン領域、1 1 1 …
… ドレイン電極、1 1 2 … … ゲート嬢、1 1 3 …
… ゲート電極、1 1 4 … … 贮穀膜、2 0 1 … … 駆
動側 M O S 電界効果トランジスタ、2 0 2 … … 入
力電圧、2 0 3 … … 負荷側 浮遊ゲート M O S 電界
効果トランジスタ、2 0 4 … … 電源、2 0 5 … …
基板印加電圧、2 0 6 … … 出力電圧。

代理人 弁理士 内 原





第1回



第2区

特開昭54一 69392(5)

